新聞中心

TI最新低相位雜訊時脈合成器減少成本和70%的電路板面積

 2003-05-22

TI宣佈推出相位雜訊很小的時脈合成器,不但節省七成的電路板面積,還提供倍頻、除頻和訊號抖動消除能力,為電路板設計人員帶來最佳時脈效能。新元件擁有極高的功能整合度,可減少電路板成本,並省下多顆離散零件。

CDC7005可將壓控石英振盪器 (VCXO) 和參考時脈同步,它還內建低雜訊相位頻率偵測器、精準電荷泵浦、可程式除頻器、運算放大器和包含除頻選擇功能的1:5差動式時脈緩衝器。新元件最適合通訊、儀錶及工業應用,它的低相位雜訊效能對多種訊號鏈元件很有幫助,例如類比數位轉換器、數位類比轉換器、並串轉換器 (serializer)、ASIC和需要精準參考時脈的DSP元件。

CDC7005接受3.5 MHz至180 MHz參考時脈,它還需要10 MHz至800 MHz的VCXO時脈做為同步訊號;只要採用適當的VCXO,從可單獨設定的多個除頻值中選擇適當的除頻值,CDC7005即可將參考時脈倍頻或除頻,並產生最高800 MHz的時脈輸出。

CDC7005提供五組訊號歪斜率很小的差動輸出,它還允許設計人員為鎖相迴路選擇最佳迴路頻寬,最低甚至能達到10 Hz以下,可以消除輸入參考時脈的訊號抖動現象,內建運算放大器則能透過主動濾波器設計將迴路頻寬最佳化;此外,工程師不需使用外部零件,即可將輸出相位設定為領先或落後。