新聞中心

富威集團推出 IDT 機上盒系統應用方案

 2013-12-11
大聯大控股旗下富威集團推出『IDT VersaClock III 可程式化的時脈產生器』與『低功耗的時脈計數器 (Real-Time Clock)』等解決方案,這兩種解決方案適用於設計 Set-Top Box 的客戶端,其提供客戶在既定的成本與硬體空間限制之下,完整的時脈需求與低功耗設計的解決方案,IDT VersaClock III 大幅取代原本設計時需要多個石英振盪器與頻率產生器的需求;低功耗的時脈計數器 (Real-Time Clock) 亦提供精準的時脈計數功能。這兩者的解決方案內部均使用 I2C 溝通界面來實現『可程式化需求時脈的輸出』與『時脈計數需求』,其高效能品質的時脈輸出亦能應用於網通產品設計中。且因應客戶的彈性需求,IDT 低功耗的時脈計數器 (Real-Time Clock) 系列亦提供 Crystal free 的設計產品 ; IDT 可程式化的時脈產生器解決方案:VersaClock III 系列,亦提供不同的生產選擇:一次性可程式化的時脈產生器、多次抹寫可程式化的時脈產生器。
 
IDT provide overall Set-Top-Box frequency solution, include MEMS OSC/Real time clock/Single-end clock buffer/ PCIe clock and buffer/ Versaclock 3/LP®; will cover all frequencies you need on STB.
 
MEMS OSC: For differential output, phase jitter <1ps (4H <0.3ps); 4C series can provide 3 single-end outputs and 4E series can provide 1 differential+ 1 single-end output.
 
 
 
 
 
 
 
 
 
RTC (Real time clock):
 
 
 
Single-end buffers:
 
 
 
 
PCIe Clock and buffer:
 
 
 
 
 
 
 
 
 
 
Versaclock 3/LP®
配合單晶片方案設計,IDT提供簡易clocking設計方案可替代現有數顆Crystal and Crystal Oscillator設計。
 
 
 
 
 
  
產品特色:
• 可節省成本-IDT Versaclock 3/LP® 成本可優於原有Crystal & Crystal Oscillator總成本
• 節省空間-單一IDT Versaclock 3/LP® 取代幾個crystal & Crystal Oscillator,節省設計空間
• 節省耗電-Pure CMOS process for low power design
• 可編輯特性與彈性設計-IDT Versaclock 3/LP®可透過EEPROM 燒錄和I2C設計去調整輸出的頻率和其他運用特點,例如Edge Rate Slew Control & OE control
 
功能說明:
• 可輸出5到9組頻率,因應系統與客戶需求彈性變化
• 提供1.8V~3.3V輸出,符合寬溫/工溫規格
• 內建4組PLL,IDT提供便利GUI可隨時編輯調整
• Versaclock LP® 提供1.8V VDD core for ultra low power consumption
 
詳細規格:
VersaClock 3
• Four internal PLLs
• Internal non-volatile EEPROM
• Fast (400kHz) mode I2C serial interface
• Input frequency range: 24 MHz
• Reference crystal input with programmable linear load capacitance
• Four independently controlled VDDO (1.8V - 3.3V)
• Each PLL has a 7-bit reference divider and a 12-bit feedback-divider
• 8-bit output-divider blocks
• Fractional division capability on one PLL
• Two of the PLLs support spread spectrum generation capability
• I/O Standards:
 • Outputs - 1.8 - 3.3 V LVTTL/ LVCMOS
 • Outputs - LVPECL, LVDS and HCSL
 • Inputs - 3.3 V LVTTL/ LVCMOS
• Programmable slew rate control
• Programmable loop bandwidth
• Programmable output inversion to reduce bimodal jitter
• Redundant clock inputs with glitchless auto and manual
• switchover options
• Individual output enable/disable
• Power-down mode
• 3.3V core VDD
• Available in VFQFPN package
• -40 to +85 C Industrial Temp operation
 
VersaClock LP
• Low Power PLLs 
 • 4-8mW per clock output 
 • 20μW in power down mode 
 • 200μW power down with 32.768 kHz active
• Supports clock input, TCXO on crystal input
• 32.768 kHz clock support
• Spread spectrum for EMI reduction 
 • Unique video spread capability
• Small 3x3mm and 4x4mm QFN package
• Synthesizes kHz to120MHz outputs
• Less than 200ps (pico seconds) cycle-cycle jitter (typical)
• 1.8-3.3V LVTTL or LVDS outputs
 
欲知更多代理產線訊息歡迎前往富威集團網站http://www.rich-power.com.tw